顯著降低模擬 IP 集成工作量和成本

可定制的模擬IP公司Agile Analog推出了其首個模擬子系統系列，涵蓋電源管理、PVT檢測和睡眠管理。這些創新的數字封裝子系統允許將多個模擬IP直接放入數字設計流程中，并通過標準外設總線（如AMBA APB）連接，從而顯著減少了將多個模擬IP集成到任何ASIC中所需的工作量。這些子系統看起來就像一個普通的數字IP塊，具有工程師期望的標準接口，使其易于理解和處理。因此，上市時間、成本和風險都大大降低了。最初，該公司正在推出三個子系統：用于電源管理的agilePMU，agilePVT - PVT傳感器和用于睡眠管理的agileSMU。

【資料圖】

Agile Analog產品營銷總監Chris Morrison表示：“我很高興地宣布我們的前三個子系統。客戶一直在尋找縮短上市時間、降低成本和減少風險的方法，而我們新的數字包裝子系統正是這樣做的。至關重要的是，客戶不再需要處理模擬和數字之間復雜的混合信號邊界，從而大大減少了他們的設計工作，并降低了通常與集成復雜模擬IP陣列相關的風險。

子系統中的IP模塊全部來自Agile Analog現有的可定制模擬IP產品組合。這允許子系統中的每個模塊都可以根據客戶的確切要求進行定制，同時位于整個數字包裝中。與所有Agile Analog IP 一樣，數字封裝子系統與工藝和代工無關，并且每個設計都針對客戶的特定 PDK 進行了優化。在子系統中集成 IP 可消除重復的模擬功能、降低設計規則檢查 （DRC） 要求并優化互連，從而進一步增強客戶的設計。這些可提高抗噪性、降低功耗和減小面積。

客戶的另一個關鍵好處是，模擬到數字、混合信號、邊界的所有驗證要求都由敏捷模擬執行。這大大減少了客戶設計和驗證時間，降低了設計過程的風險，降低了混合信號設計工具的許可成本，并簡化了集成?？蛻衄F在可以添加模擬功能以提供產品差異化，而無需專業的模擬和混合信號工程師以及相關的昂貴工具鏈。

Agile Analog的子系統提供了一整套支持資料，包括System Verilog模型，可輕松集成到客戶現有的數字驗證流程中。

agileSMU Sleep Management Subsystem

agileSMU睡眠管理子系統

agilePMU 子系統是面向 SoC/ASIC 的高效且高度集成的電源管理。具有上電復位、多個低壓差穩壓器和相關的基準發生器。agilePMU子系統旨在確保低功耗，同時提供最佳的電源管理功能。agilePMU子系統配備集成數字控制器，提供對啟動和關斷的精確控制，支持電源排序，并允許為每個LDO提供單獨的可編程輸出電壓。狀態監視器提供有關子系統當前狀態的實時反饋，確保最佳系統性能。

agilePVT傳感器子系統

監控工藝、電壓和溫度變化對于優化現代 SoC/ASIC 的功率和性能至關重要，尤其是對于高級節點和 FinFET 工藝。agilePVT 傳感器子系統是一個低功耗集成宏，由過程、電壓和溫度傳感器以及相關的參考發生器組成，用于片上監控器件的物理、環境和電氣特性。agilePVT 子系統配備集成數字控制器，可精確控制啟動和關閉。狀態監視器提供有關子系統當前狀態的實時反饋，確保在整個產品生命周期內實現最佳系統性能

agileSMU睡眠管理子系統

agileSMU 子系統是一個低功耗集成宏，由安全管理從睡眠模式喚醒 SoC 所需的基本 IP 模塊組成。 通常包含一個用于低頻 SoC 操作和 RTC 的可編程振蕩器、多個可用于啟動喚醒序列的低功耗比較器，以及一個為 SoC 提供穩健的啟動復位的上電復位。 agileSMU 子系統配備集成數字控制器，可精確控制喚醒命令和排序。狀態監視器提供有關子系統當前狀態的實時反饋，確保在整個產品生命周期內實現最佳系統性能。

Agile Analog正在通過其創新的、可配置的多進程模擬? IP 技術 Composa? 改變模擬 IP 的世界。Agile Analog 總部位于英國劍橋，在全球擁有越來越多的合作伙伴和客戶，Agile Analog 開發了一種獨特的方法來自動生成模擬 IP，以滿足客戶在任何代工廠的幾乎任何工藝上的確切規格。該公司為電源管理、數據轉換、IC運行狀況和監控、安全性和始終在線域提供廣泛且不斷擴展的模擬IP和子系統選擇。Agile Analog的新方法利用其Composa庫中久經考驗的模擬電路來創建定制和驗證的模擬IP解決方案。這縮短了上市時間，提高了質量，有助于加速半導體設計的創新。www.agileanalog.com

關鍵詞：